MOS管，CMOS-MOS管CMOS集成電路、工作原理解析以及簡(jiǎn)單比較-KIA MOS管
信息來(lái)源：本站 日期：2018-07-19
MOSFET管是FET的一種（另一種是JFET），可以被制造成增強(qiáng)型或耗盡型，P溝道或N溝道共4種類型，但實(shí)際應(yīng)用的只有增強(qiáng)型的N溝道MOS管型號(hào)和增強(qiáng)型的P溝道MOS管型號(hào)，所以通常提到NMOS，或者PMOS指的就是這兩種。至于為什么不使用耗盡型的MOS管，不建議刨根問(wèn)底。對(duì)于這兩種增強(qiáng)型MOS管，比較常用的是NMOS。原因是導(dǎo)通電阻小，且容易制造。所以開(kāi)關(guān)電源和馬達(dá)驅(qū)動(dòng)的應(yīng)用中，一般都用NMOS。下面的介紹中，也多以NMOS為主。 MOS管的三個(gè)管腳之間有寄生電容存在，這不是我們需要的，而是由于制造工藝限制產(chǎn)生的。寄生電容的存在使得在設(shè)計(jì)或選擇驅(qū)動(dòng)電路的時(shí)候要麻煩一些，但沒(méi)有辦法避免，后邊再詳細(xì)介紹。在MOS管原理圖上可以看到，漏極和源極之間有一個(gè)寄生二極管。這個(gè)叫體二極管，在驅(qū)動(dòng)感性負(fù)載，這個(gè)二極管很重要。順便說(shuō)一句，體二極管只在單個(gè)的MOS管中存在，在集成電路芯片內(nèi)部通常是沒(méi)有的。
導(dǎo)通的意思是作為開(kāi)關(guān)，相當(dāng)于開(kāi)關(guān)閉合。NMOS的特性，Vgs大于一定的值就會(huì)導(dǎo)通，適合用于源極接地時(shí)的情況（低端驅(qū)動(dòng)），只要柵極電壓達(dá)到4V或10V就可以了。PMOS的特性，Vgs小于一定的值就會(huì)導(dǎo)通，適合用于源極接VCC時(shí)的情況（高端驅(qū)動(dòng)）。但是，雖然PMOS可以很方便地用作高端驅(qū)動(dòng)，但由于導(dǎo)通電阻大，價(jià)格貴，替換種類少等原因，在高端驅(qū)動(dòng)中，通常還是使用NMOS。
不管是NMOS還是PMOS，導(dǎo)通后都有導(dǎo)通電阻存在，這樣電流就會(huì)在這個(gè)電阻上消耗能量，這部分消耗的能量叫做導(dǎo)通損耗。選擇導(dǎo)通電阻小的MOS管會(huì)減小導(dǎo)通損耗?，F(xiàn)在的小功率MOS管導(dǎo)通電阻一般在幾十毫歐左右，幾毫歐的也有。MOS在導(dǎo)通和截止的時(shí)候，一定不是在瞬間完成的。MOS兩端的電壓有一個(gè)下降的過(guò)程，流過(guò)的電流有一個(gè)上升的過(guò)程，在這段時(shí)間內(nèi)，MOS管的損失是電壓和電流的乘積，叫做開(kāi)關(guān)損失。通常開(kāi)關(guān)損失比導(dǎo)通損失大得多，而且開(kāi)關(guān)頻率越快，損失也越大。導(dǎo)通瞬間電壓和電流的乘積很大，造成的損失也就很大。縮短開(kāi)關(guān)時(shí)間，可以減小每次導(dǎo)通時(shí)的損失；降低開(kāi)關(guān)頻率，可以減小單位時(shí)間內(nèi)的開(kāi)關(guān)次數(shù)。這兩種辦法都可以減小開(kāi)關(guān)損失。
跟雙極性晶體管相比，一般認(rèn)為使MOS管導(dǎo)通不需要電流，只要GS電壓高于一定的值，就可以了。這個(gè)很容易做到，但是，我們還需要速度。在MOS管的結(jié)構(gòu)中可以看到，在GS，GD之間存在寄生電容，而MOS管的驅(qū)動(dòng)，實(shí)際上就是對(duì)電容的充放電。對(duì)電容的充電需要一個(gè)電流，因?yàn)閷?duì)電容充電瞬間可以把電容看成短路，所以瞬間電流會(huì)比較大。選擇/設(shè)計(jì)MOS管驅(qū)動(dòng)時(shí)第一要注意的是可提供瞬間短路電流的大小。第二注意的是，普遍用于高端驅(qū)動(dòng)的NMOS，導(dǎo)通時(shí)需要是柵極電壓大于源極電壓。而高端驅(qū)動(dòng)的MOS管導(dǎo)通時(shí)源極電壓與漏極電壓（VCC）相同，所以這時(shí)柵極電壓要比VCC大4V或10V。如果在同一個(gè)系統(tǒng)里，要得到比VCC大的電壓，就要專門的升壓電路了。很多馬達(dá)驅(qū)動(dòng)器都集成了電荷泵，要注意的是應(yīng)該選擇合適的外接電容，以得到足夠的短路電流去驅(qū)動(dòng)MOS管。上邊說(shuō)的4V或10V是常用的MOS管的導(dǎo)通電壓，設(shè)計(jì)時(shí)當(dāng)然需要有一定的余量。而且電壓越高，導(dǎo)通速度越快，導(dǎo)通電阻也越小?，F(xiàn)在也有導(dǎo)通電壓更小的MOS管用在不同的領(lǐng)域里，但在12V汽車電子系統(tǒng)里，一般4V導(dǎo)通就夠用了。
MOS集成電路特點(diǎn)：制造工藝比較簡(jiǎn)單、成品率較高、功耗低、組成的邏輯電路比較簡(jiǎn)單，集成度高、抗干擾能力強(qiáng)，特別適合于大規(guī)模集成電路。
MOS集成電路包括:NMOS管組成的NMOS電路、PMOS管組成的PMOS電路及由NMOS和PMOS兩種管子組成的互補(bǔ)MOS電路，即CMOS電路。
PMOS門電路與NMOS電路的原理完全相同，只是電源極性相反而已。
數(shù)字電路中MOS集成電路所使用的MOS管均為增強(qiáng)型管子，負(fù)載常用MOS管作為有源負(fù)載，這樣不僅節(jié)省了硅片面積，而且簡(jiǎn)化了工藝?yán)诖笠?guī)模集成。常用的符號(hào)如圖所示。
CMOS是Complementary Metal Oxide Semiconductor（互補(bǔ)金屬氧化物半導(dǎo)體）的縮寫(xiě)。它是指制造大規(guī)模集成電路芯片用的一種技術(shù)或用這種技術(shù)制造出來(lái)的芯片，是電腦主板上的一塊可讀寫(xiě)的RAM芯片。因?yàn)榭勺x寫(xiě)的特性，所以在電腦主板上用來(lái)保存BIOS設(shè)置完電腦硬件參數(shù)后的數(shù)據(jù)，這個(gè)芯片僅僅是用來(lái)存放數(shù)據(jù)的。而對(duì)BIOS中各項(xiàng)參數(shù)的設(shè)定要通過(guò)專門的程序。BIOS設(shè)置程序一般都被廠商整合在芯片中，在開(kāi)機(jī)時(shí)通過(guò)特定的按鍵就可進(jìn)入BIOS設(shè)置程序，方便地對(duì)系統(tǒng)進(jìn)行設(shè)置。因此BIOS設(shè)置有時(shí)也被叫做CMOS設(shè)置。
（1）功耗低
CMOS集成電路采用場(chǎng)效應(yīng)管，且都是互補(bǔ)結(jié)構(gòu)，工作時(shí)兩個(gè)串聯(lián)的場(chǎng)效應(yīng)管總是處于一個(gè)管導(dǎo)通，另一個(gè)管截止的狀態(tài)，電路靜態(tài)功耗理論上為零。實(shí)際上，由于存在漏電流，CMOS電路尚有微量靜態(tài)功耗。單個(gè)門電路的功耗典型值僅為20mW，動(dòng)態(tài)功耗（在1MHz工作頻率時(shí)）也僅為幾mW。
（2）工作電壓范圍寬
CMOS集成電路供電簡(jiǎn)單，供電電源體積小，基本上不需穩(wěn)壓。國(guó)產(chǎn)CC4000系列的集成電路，可在3~18V電壓下正常工作。
（3）邏輯擺幅大CMOS集成電路的邏輯高電平“1”、邏輯低電平“0”分別接近于電源高電位VDD及電影低電位VSS。當(dāng)VDD=15V，VSS=0V時(shí)，輸出邏輯擺幅近似15V。因此，CMOS集成電路的電壓利用系數(shù)在各類集成電路中指標(biāo)是較高的。
（4）抗干擾能力強(qiáng)
CMOS集成電路的電壓噪聲容限的典型值為電源電壓的45%，保證值為電源電壓的30%。隨著電源電壓的增加，噪聲容限電壓的絕對(duì)值將成比例增加。對(duì)于VDD=15V的供電電壓（當(dāng)VSS=0V時(shí)），電路將有7V左右的噪聲容限。
（5）輸入阻抗高
CMOS集成電路的輸入端一般都是由保護(hù)二極管和串聯(lián)電阻構(gòu)成的保護(hù)網(wǎng)絡(luò)，故比一般場(chǎng)效應(yīng)管的輸入電阻稍小，但在正常工作電壓范圍內(nèi)，這些保護(hù)二極管均處于反向偏置狀態(tài)，直流輸入阻抗取決于這些二極管的泄露電流，通常情況下，等效輸入阻抗高達(dá)103~1011Ω，因此CMOS集成電路幾乎不消耗驅(qū)動(dòng)電路的功率。
（6）溫度穩(wěn)定性能好
由于CMOS集成電路的功耗很低，內(nèi)部發(fā)熱量少，而且，CMOS電路線路結(jié)構(gòu)和電氣參數(shù)都具有對(duì)稱性，在溫度環(huán)境發(fā)生變化時(shí)，某些參數(shù)能起到自動(dòng)補(bǔ)償作用，因而CMOS集成電路的溫度特性非常好。一般陶瓷金屬封裝的電路，工作溫度為-55 ~ +125℃；塑料封裝的電路工作溫度范圍為-45 ~ +85℃。
（7）扇出能力強(qiáng)
扇出能力是用電路輸出端所能帶動(dòng)的輸入端數(shù)來(lái)表示的。由于CMOS集成電路的輸入阻抗極高，因此電路的輸出能力受輸入電容的限制，但是，當(dāng)CMOS集成電路用來(lái)驅(qū)動(dòng)同類型，如不考慮速度，一般可以驅(qū)動(dòng)50個(gè)以上的輸入端。
（8）抗輻射能力強(qiáng)
CMOS集成電路中的基本器件是MOS晶體管，屬于多數(shù)載流子導(dǎo)電器件。各種射線、輻射對(duì)其導(dǎo)電性能的影響都有限，因而特別適用于制作航天及核實(shí)驗(yàn)設(shè)備。
（9）可控性好
CMOS集成電路輸出波形的上升和下降時(shí)間可以控制，其輸出的上升和下降時(shí)間的典型值為電路傳輸延遲時(shí)間的125%~140%。
（10）接口方便
因?yàn)镃MOS集成電路的輸入阻抗高和輸出擺幅大，所以易于被其他電路所驅(qū)動(dòng)，也容易驅(qū)動(dòng)其他類型的電路或器件。
以CMOS集成電路中的一個(gè)最基本電路——反相器（其他復(fù)雜的CMOS集成電路大多是由反相器單元組合而成）為例，分析CMOS集成電路的工作過(guò)程。
利用一個(gè)P溝道MOS管和一個(gè)N溝道MOS管互補(bǔ)連接就構(gòu)成了一個(gè)最基本的反相器單元電路如附圖所示。圖2中VDD為正電源端，VSS為負(fù)電源端。電路設(shè)計(jì)采用正邏輯方法，即邏輯“1”為高電平，邏輯“0”為低電平。
圖2中，當(dāng)輸入電壓VI為低電平“0”（VSS）時(shí)，N溝道MOS管的柵-源電壓VGSN=0V（源極和襯底一起接VSS），由于是增強(qiáng)型管，所以管子截止，而P溝道MOS管的柵-源電壓VGSN=VSS—VDD。若|VSS—VDD|>|VTP|（MOS管開(kāi)啟電壓），則P溝道MOS管導(dǎo)通，所以輸出電壓V0為高電平“1”（VDD），實(shí)現(xiàn)了輸入和輸出的反相功能。
當(dāng)輸入電壓VI為底電平“1”（VDD）時(shí)，VGSN=（VDD—VSS）。若（VDD—VSS）>VGSN，則N溝道MOS管導(dǎo)通，此時(shí)VGSN=0V，P溝道MOS管截止，所以輸出電壓V0為低電平“0”（VSS），與VI互為反相關(guān)系。
由上述分析可知，當(dāng)輸入信號(hào)為“0”或“1”的穩(wěn)定狀態(tài)時(shí)，電路中的兩個(gè)MOS管總有一個(gè)處于截止?fàn)顟B(tài)，使得VDD和VSS之間無(wú)低阻抗直流通路，因此靜態(tài)功耗極小。這便是CMOS集成電路最主要的特點(diǎn)。
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機(jī)：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1
請(qǐng)搜微信公眾號(hào):“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號(hào)
請(qǐng)“關(guān)注”官方微信公眾號(hào):提供 MOS管 技術(shù)幫助
